チップの設計と供給を迅速化し、EDA のコストを削減

チップメーカーはこれまでの数十年の間、小さいフォームファクターに複雑な機能を詰め込む努力を続け、競争力の維持を図ってきました。しかし、チップが多機能化し、システムの複雑さが増すにつれ、テスト容易化設計（DFT、design for testability）や検証のプロセスも複雑になり、より長い時間を要するようになります。半導体の開発には、高速かつ大容量で高い並列性を持つ大規模なデータ・ストレージが必要です。EDA のワークロードを支えるデータ・ストレージには、次のような課題があります。

• EDA のワークロードを支えるデータ・ストレージには、次のような課題があります。データがサイロ化していると、チップ設計のライフサイクルの中で設計エンジニアがデータの使用や共有、保護、管理を行うことが困難になり、EDA の統合ワークフローにも支障が出ます。
• 中～大規模の半導体設計環境では、ストレージ・プラットフォームが EDA のワークロードに対応し切れない事態があり得ます。
• 拡張の手間を省くためにストレージをオーバー・プロビジョニングすると、インフラ・コストが増大する結果となります。オールフラッシュ・ストレージ・システムとは異なり、従来型のディスク（HDD、SSD）を基盤とするファイル・システムは予測性に乏しく、シミュレーションや検証の段階で必要となるスケールアウト性能にも制限があることから、テープアウトまでの工程全体に影響が及びます。

ピュア・ストレージのオールフラッシュ・ソリューションは、データ・ストレージをシンプル、シームレス、サステナブルにするためのハードウェアおよびソフトウェアの機能を豊富に備えています。

以下に例を示します。

• モジュール型のオールフラッシュ・ストレージ・アーキテクチャにより、ワークロードの規模にあわせてチップ設計プロジェクトに必要な性能や容量を拡張できます。したがって、ストレージのオーバー・プロビジョニングは不要になります。
• Evergreen//One に代表される柔軟な消費モデルが運用コストを最適化し、新たな設計プロジェクトの迅速な開始を可能にします。
• FlashBlade//S は、スケールアウト性能と予測性を備えているため、ジョブのターンアラウンド・タイムを短縮し、チップの設計やテープアウトを効率よく完了できます。
• Pure1 Meta は、AI 駆動型の分析機能によって問題をプロアクティブに検知し、回避策をレコメンドします。
• 統合ファイル／オブジェクト・ストレージが、ソフトウェア開発サイクルをはじめとする要件の厳しい EDA ワークロードを支えます。
• 経済性と拡張性に優れた FlashBlade//E は、ディスクを置き換えるオールフラッシュのソリューションとなります。データの長期保存やリポジトリ・ワークロードなどのユースケースに最適です。

FlashBlade//S は、お客さまのストレージ・ニーズにあわせて無停止でスケールアウト可能な統合型高速ファイル／オブジェクト・プラットフォームです。FlashBlade は、ソフトウェアのビルド、RTL シミュレーション、合成、テープアウト前のリグレッション・テストなど、半導体や EDA のワークロードに求められる高い並列性を満たすように設計されています。ファイル／オブジェクト・ストレージのプロトコルをベースに、エンタープライズ・オールフラッシュ・ストレージの低レイテンシー、大規模な並列性、高スループットを実現しています。

FlashBlade//S は、従来別々のストレージ・パラダイムであったファイル・ストレージとオブジェクト・ストレージを 1 つの高性能なデータ・プラットフォームに統合しています。これにより、半導体設計やテープアウトの多様なワークフロー、NAS（ネットワーク接続型ストレージ）、DAS（直接接続型ストレージ）などによるデータのサイロ化を解消し、多次元的な性能を大規模に提供する単一のスケールアウト・ストレージ・ソリューションに統合することができます。